微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > 求教VCS编译单个简单模块就卡死是什么原因

求教VCS编译单个简单模块就卡死是什么原因

时间:10-02 整理:3721RD 点击:
求教各位大虾,使用VCS编译一个最简单的模块就直接卡死不动,可能是什么原因导致的?
好像也不是license的问题,编译任意模块都会卡死,卡死就一直停在这个状态了



这个模块很简单,应该不至于卡死吧
源码如下:


TB都没写,激励都没有对吗?

直接编译下不需要激励吧

那你期望什么结果? 只是看一下语法对不对?那你故意写错编译下试试。

直接编错是会报错的,我的意思这样的编译根本还没有结束,你可以试试这样的编译命令正常情况下是不会停在这个命令行的

既然作为测试用例,好歹也弄个功能正常的模块吧,你这是个啥啊,输入跟输出都没关系;
虽然我没用过VCS,说不定在默认状态下 vcs命令开启优化选项,你这个模块直接就被优化没了……
另外还没有设置 Timescale...

不明白你要如何结束,你不写TB,不再TB里写$stop,$finish,请问如何结束。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top