微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > 在uvm中soc的参考模型该怎么写?

在uvm中soc的参考模型该怎么写?

时间:10-02 整理:3721RD 点击:

一般来说,ip级验证的RF相对好写,但考虑到将ip集成到soc中,理论上也应该讲其参考模型集成起来,但实际上这并非简单集成。成为系统后模块间功能耦合,使得系统的参考模型非常难写。请问各位高手是如何解决这个问题的?或者说写参考模型时有些什么准则?
参考模型一般都比较高层,一些比较底层的信号级行为就难以精确描述了。请问该如何处理?比如现在soc中有cpu和若干ip级模块,并且支持中断等,其中还必定涉及仲裁。请问该如何建模?

可先确定参考模型中有哪些东西要用来和RTL做比较

说说个人看法,在参考模型做仲裁时,会引用到dut的相应仲裁信号,前提是默认dut的仲裁算法是正确的。也就是说只要能保证dut的仲裁无误,参考模型的动作就可以和dut一致。你要做的就是增加方法验证dut的仲裁符合设计的意图。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top