Modelsim后仿时出现，时钟信号通过buffer变为不定态？求解释
时间：10-02
整理：3721RD
点击：
后仿波形如图
在PT中查看n656，发现n1114等为其通过buffer的连线，结构如图所示：
问：为何时钟信号线通过buffer会导致其所输出的信号变为不定态?
在PT中查看n656，发现n1114等为其通过buffer的连线，结构如图所示：
问：为何时钟信号线通过buffer会导致其所输出的信号变为不定态?
really weird, check your buf's verilog model.