微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > system verilog总线接口部分bus_if.TB bus里面的TB是什么意思?

system verilog总线接口部分bus_if.TB bus里面的TB是什么意思?

时间:10-02 整理:3721RD 点击:
看interface定义中也没有定义TB这个模块啊

TB是个信号名称吧?

TB应该是个modport的名字吧,你可以把bus_if理解为类,TB理解为类里的一个函数。

TB 是环境中Interface里面定义modport,指明Interface中一些变量的方向的集合。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top