使用VCS编译仿真UVM实例遇到的问题~~~~

各位大神，大家好！
我是学习UVM的新手，在写完张强老师那个参考书的例子，使用vcs编译仿真的时候遇到了问题，希望大家能够帮助我进步！
这是我写的makefile
UVM_HOME =usr/local/uvm-1.1d
resulut:com run
com:
<开头tab建> vcs -sverilog \
-timescale=1ns/1ns \
+V2K +acc +vpi\
-debug_all-top top_tb \
+libext +.v +V +.vlib\
+UVM_VORBOSITY= LOW \
+UVM_TESTNAME="case0"\
+sdfverbose\
+incdir +$(UVM_HOME)/src \
+$(UVM_HOME)/src/uvm.sv\
+$(UVM_HOME)/src/dpi/uvm_dpi.cc \
../lib_dpi/dpi_encrypt_32.so \
-CFLAGS-DVCS
-o ./simv\
-l./vcs.log\
-cm_name./dut.sv \
./top_tb.sv
run:
./simv +vpdfile +./my_case0.vpd \
+UVM_TESTNAME="case0"\
+k./my_case0.key\
+vcs +lic+wait \
-l ./my_case0_run.log \
-assertnopostproc +report\
+ntb_load = ./ my_case0_lib.so
-gui
报了两个一个是：warning ：Unknow compile time plus argumentused
Unknow compile time plus argument "UVM_VORBOSITY= LOW" is ignored
另一个是：warning ：Unknow compile time plus argumentused
Unknow compile time plus argument "UVM_TESTNAME="case0" is ignored
为什么会报这两个warning呢?如果这样，冗余没有设置成功，而且case0 没有加上去?
是makefile写错了吗?

不要加“”

+UVM_VERBOSITY=UVM_LOW +UVM_TESTNAME=case0

谢谢，已经解决~

谢谢，已经解决~

how to debug compilation errors