微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > fomality 出错请教

fomality 出错请教

时间:10-02 整理:3721RD 点击:
我在用fomality 做rtl与综合出的网表进行验证时,在读入rtl网表时出现如下错误:
Loading verilog file '/home/niu/this/65n/rtl/this_top.v':
Error: Expected identifier but found '['
at line 944 in '/home/niu/this/65n/rtl/this_top.v'. (SVR-4)
Error: Premature end-of-file reading '/home/niu/this/65n/rtl/this_top.v'. (SVR-6)
0
我的网表中对应的语句是:
reg [31:0] d_tg_i_reg;
我是直接读入的rtl网表和综合后的网表。
我找不出出错的地方在哪里,请高手指点一下。
多谢了。

这个应该是基本的语法类错误:Error: Expected identifier but found '[',建议小编仔细检查一下,应该能发现问题。

通常是前面的代码少了个分号或者在行结尾多了什么无关的东西,比如 \/ 之类的

三楼说的对,应该是你这句话上面某处有语法error导致的,你再仔细检查下

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top