一个硬件内部信号采样的疑问

因为拉取的是硬件内部的信号，一个是时戳跟时钟同步，二者是严格对齐的。
时戳：... 100 101 ...
硬件逻辑采样的话肯定是要满足建立和保持时间的，波形上看到了101的时刻其实才感知（采样）到100这个时戳值；
而平台内部引用的部分，直接就100的时刻就采样到了100，不会像上者要下一个clk才感知到100.
不知道总结得对不对，这样的问题一般大家都是如何处理的?

没看懂你在说啥0.0

没有时钟做参考，采样结果是不可预知的，依赖于仿真器把采样进程放在时间戳赋值进程的前面还是后面。