微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > 写systemverilog代码时,gvim的自动补全功能

写systemverilog代码时,gvim的自动补全功能

时间:10-02 整理:3721RD 点击:

!大神,您好!请问gvim可不可以一边输入一边提示可以补全的代码?例如,我前面写了一个data_transaction,后面我输入dat的时候,它会提示;或者我有一个class a,a有一个成员变量b和方法c,当我写a.的时候,它会有一系列的提示其中包含b,c

我现在还基本不会使用gvim,求大神指点,非常感谢!

ctrl + p

感谢回复!
呃,请问有没有自动提示,不用快捷键的那种?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top