DC综合timing不满足

在做DC综合的时候，如果结果里报出来的setup的timing有violation该怎么办?（1）我们一般是300p一下的是可以接受的
（2）如果setup 的violation在300p以上该怎么办，修改SDC吗

1. if it is reg2mem, replace mem with a faster one;
2. if it is reg2reg, add a pipeline register; or insert faster cells on the critical path.

谢谢啊！

到后端run下再说