关于$deposit 赋初值问题

请教各位大神$deposit 赋初值问题：D触发器没有rst信号，使用$deposit 对enable_reg.Q赋初值为0，
可能因为其他rst信号和sdf的影响，开始时该信号不是不定态，
而是和enable_reg触发器的输入端D一样输出为1，在最后一个rst由0变为1后，
enable_reg.Q端由1变为0，之后一直没有变化，
请问这样正常吗?还是需要输入有变化时输出才有变化呢?

deposit是force结束后，如果有驱动自然会跟随驱动的情况