微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > 数字为主导的数模混合仿真怎么做?

数字为主导的数模混合仿真怎么做?

时间:10-02 整理:3721RD 点击:
hi,大家好
请教下大家,数字为主导数模混合仿真怎么做? 仿真工具用irun/ncverilog,数字这边都好说,rtl用的verilog,tb用的sv。
现在想把模拟模块(LAN、MIXER什么的)加进来一起仿,只是仿个大概功能。但是Cadence里VerilogA的模型又不能直接用,
我是不是要用systemverilog把模拟模块的VerilogA的模型翻译成sv呀,例如LNA,MIXER什么的。不知道大家是怎么做的?谢谢!

做数字模型。

直接翻译好像有难度哦,例如VerilogA中的I(a)、V(a)、$temperature等语法,在sv中咋实现啊!

模拟用网表

vams的模型可以直接在sv里例化么?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top