微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > 请教,modelsim导入sdf,为什么会报错?

请教,modelsim导入sdf,为什么会报错?

时间:10-02 整理:3721RD 点击:
用modelsim仿真时,导入下面格式的sdf会报错:
(INTERCONNECT I1 (0.0013:0.0013:0.0013) (0.0013:0.0013:0.0013))
报错信息是:
# ** Error: (vsim-SDF-3262) C:/Modeltech_6.2b/xxx_TT.sdf(227570):
Failed to find matching specify timing constraint.
而导入下面格式的sdf就不会出错.
(INTERCONNECT I1 (0.0013::0.0013) (0.0013::0.0013))
2个SDF VERSION 都是3.0, modelsim为windows版,6.5和10.1都会报错.
为什么会出现这样问题?modelsim还需要设置什么吗?

貌似需要增加specify timing block~

(INTERCONNECT I1 (0.0013::0.0013) (0.0013::0.0013))这种格式表示只有min和max两种情况的延时,而modelsim默认情况下仿真的是typ,所以你要指定是min还是max。其实你没有报错的情况sdf文件压根就没有反标成功,只是用了库文件中的延时。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top