如何验证状态机各个状态的正确性

hi all ：
各位高手，请教一个问题，在芯片设计验证过程中，用什么方法来保证主状态机（状态机较为复杂，支持各种读写擦操作）的正确性，包括状态跳转，以及中断及其返回状态 以及不同复位信号下的过程状态！
问题是：如何保证状态机的正确性！用什么方法验证，用UVM等又如何验证！
急急急急急急！

assertion.....

楼上说的对，用断言简单。
或者，在RM中建立一个与设计中一样的状态机模型，这样就麻烦了。