VCS仿真UVM平台 速度很慢

增量编译，加分布式仿真，提高CPU，内存...

都加进去了，还是很慢。 验证用例存在大数据量，我把这些数据都按照32bit无符号数的格式存放在队列中，仍然慢

猜测：跑UVM的时候好像要加debug参数，另外uvm毕竟比普通的tb多了各个组件。
小编提出的问题值得研究下

能具体一点吗?我现在在做基带模块方面的验证。代码确实比较多。跑不动。如果速度提不上去的话，UVM在这方面就没有什么优势了，可能还不如纯verilog仿真呢。

首先 你得确认下你的UVM跑的和普通的一致，是否在monitor那儿错过了
然后 trans很大，scoreboard里是否存在太多trans?这个我手边没有例子，只能给小编提出一些思路，见谅

Monitor触发的次数很少，就二十次吧。应该不是这块的问题

想问下小编VCS怎么安装的?