ic5141调用NCverilog仿真出错

大家好！小弟我这几天在自学《数字VLSI芯片设计》这本书。Page39页有部分是介绍用ic5141调用NC_verilog仿真的。我按照书上的步骤设置好后，点simulation发现提示以下错误：

点击yes后弹出以下内容：
TOOL:
ncxlmode
09.20-p007: Started on Mar 30, 2014 at 16:04:55 CST
/home/dennis/IUS9.2/tools.lnx86/bin/ncxlmode
+delay_mode_path
+typdelays
-l
simout.tmp
/home/dennis/digital_vlsi/FullAdder_run1/testfixture.template
-f /home/dennis/digital_vlsi/FullAdder_run1/verilog.inpfiles
/home/dennis/tmp/ncsu-cdk-1.5.1/lib/NCSU_Digital_Parts/xor2/functional/verilog.v
/home/dennis/tmp/ncsu-cdk-1.5.1/lib/NCSU_Digital_Parts/inv/functional/verilog.v
/home/dennis/tmp/ncsu-cdk-1.5.1/lib/NCSU_Digital_Parts/nand2/functional/verilog.v
ihnl/cds0/netlist
ihnl/cds1/netlist
+nostdout
+nocopyright
+ncvlogargs+" -neverwarn -nostdout -nocopyright"
+ncelabargs+" -neg_tchk-nonotifier-sdf_NOCheck_celltype-access +r-pulse_e 100-pulse_r 100-neverwarn-timescale 1ns/1ns -nostdout -nocopyright"
+ncsimargs+" -neverwarn-nocopyright -gui -input /home/dennis/digital_vlsi/FullAdder_run1/.simTmpNCCmd "
+mpssession+icfb18140
+mpshost+localhost.localdomain
TOOL:
ncxlmode
09.20-p007: Exiting on Mar 30, 2014 at 16:06:12 CST(total: 00:01:17)
请问各位大神这是哪里出问题了，实在找不出错误原因了。提点提示也行，谢谢！

有没有人遇到过这种情况?求指导！

这个问题解决了。我将ic5141和ius91重新装了一遍就ok了。可能是配置问题

感谢分享