微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > uvm 中 transaction 定义

uvm 中 transaction 定义

时间:10-02 整理:3721RD 点击:
最近在搭建UVM testbench过程中发现一个问题。在driver中通过seq_item_port.get_next_item(req)可以得到一个名字为req 的 transaction;而如果使用其它的变量名字,如seq_item_port.get_next_item(trans)则必须事先对trans进行定义。
查了uvm 的user guide也没有得到结果,想请问下req这个变量是否为UVM内置的一个transaction变量,在使用过程中可以直接使用?

是的,可以看看uvm_driver的源代码。应该可以找到相关的定义。还应该有一个rsp。

非常感谢您的回复!
查看了源代码,在库文件uvm_sequence.svh和uvm_driver.svh中各有两个用uvm_sequence_item定义的变量req和rsp,应该就是这两个了吧。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top