Cadence 仿真 求助

在Cadence中输入电路原理图 （Schemtics）,纯数字的，晶体管级的。 现在想做仿真,由于需要的激励比较复杂，所以想问问达人们，可不可以通过Verilog语言（.V程序 ）的形式给 Schemtics 添加激励以及接受响应?

应该是可以的

试试。等大神吧。