关于functional pattern fault simulation

求助大侠~
做functional pattern fault simulation对pattern有什么样的要求?
我现在用vcs生成evcd文件，做run_sim的时候，大部分port的exp value和got value不一致
而tetramax仿真器得到的got value为X或Z
这里是否会对fault grade有影响?因为在run_fault_sim时，coverage为0……
如何debug，或者如何设置strobe，使得run_sim没有mismatch，且提供fault grade的coverage呢?
谢谢各位了~

...速度够快的啊

着急啊……搞不出来么这不是……

帮你顶起 坐等大牛