微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > 想学验证,是学VMM好,还是UVM好?

想学验证,是学VMM好,还是UVM好?

时间:10-02 整理:3721RD 点击:
看到有很多methodology,不知道focus在那个好?

都好,其实我也不知道哪个更好,学了一个就够用了

现在使用比较多的是uvm

VMM is merged into UVM. And UVM currently is the only one which is supported by the three major EDA tool vendors (synopsys. cadence, mentor).
So I think UVM is right choice.

说不上哪个好,只是UVM是stanard,so

不知道,不过差不多。

VMM比UVM简单太多了,方法学也不如UVM系统,UVM是继承自E语言的eRM

UVM = OVM + VMM
OVM = AVM + eRM
so ...

学习了

学习了

VMM学习:启芯公开课
http://www.youku.com/playlist_show/id_19408445.html

UVM貌似更强大些

偶已经决定学习UVM,这个更加通用一些

其实这些methodology都一样,UVM是mentor, cadence
,synopsys都支持哈,以后可能机会多点,

en 来看看怎么说

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top