微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > 请教verilog中一个语法问题

请教verilog中一个语法问题

时间:10-02 整理:3721RD 点击:
ONE[0+:WIDTH]这里WIDTH是一个parameter,ONE是一个loacalparam,这句话中0+是啥意思啊?

应该是ONE的第0到第0+WIDTH位。

谢谢。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top