求助：我sequence中明明有定义regmodel的，为什么会说找不到呢？

各位：
持续UVM_RGM无止境的折腾。
在test的run_phase中，我这样写:

1. phase.raise_phase(this);
   
2. begin
   
3. uvm_cmdline_processor opts=uvm_cmdline_processor::get_ints();
   
4. uvm_reg_sequence seq;
   
5. stringseq_name;
   
6. void'(opts.get_arg_value("+UVM_REG_SEQ=",seq_name));
   
7. if(！$cast(seq,factory.create_object_by_name(seq_name,get_full_name(),"seq")) || seq== null)
   
8. `uvm_fatal("BADSEQ",{"Sequence ",seq_name," is not a know sequence"})
   
9. seq.regmodel=reg_tb0.regmodel;
   
10. seq.start(null);
    
11. end
    
12. phase.drop_objection(this);

复制代码

然后用irun跑的时候，出现Error：
seq.regmodel=reg0_tb.regmodel;
|
ncelab: *F CUVUNF (./reg_test_lib.sv.38|23):Hierarchical name component lookup failed at 'regmodel'.
可是我在sequence里面明明已经定义了regmodel了呀，也确认了两者没有拼写错误。所以，我想问问，是否是在test中没有正确从命令行中获得正确的sequence名称?如果是的话，该怎么修改呢?

reg0_tb 的问题 吧

弱弱的再问一句：大概是什么问题呢?

应该在env中实例化吧