微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > uvm新手,请教一个仿真结束的问题,多谢

uvm新手,请教一个仿真结束的问题,多谢

时间:10-02 整理:3721RD 点击:
package my_pkg;
import uvm_pkg::*;
class a extends uvm_component;
    `uvm_component_utils(a)
    function new(string name,uvm_component parent);
        super.new(name,parent);
    endfunction
    virtual task run_phase(uvm_phase phase);
        `uvm_info(get_full_name,"starting...",UVM_NONE)  // ? 为什么仿真会在这里结束?
// uvm_test_dond.raise_objection(this);?如果加了raise_objection语句,仿真就能继续往下走,难道仿真一开始(进入run phase后第一时间)发现objection中的count为0就立即结束?不太明白此处仿真结束的原则,请达人指点!
        #10;  
        `uvm_info(get_full_name,"ending...",UVM_NONE)
    endtask
endclass
endpackage
module top
  import uvm_pkg::*;
  import my_pkg::*;
    a my_a;
    initial begin
        my_a=new("my_a",null);
        run_test();
    end
endmodule

是的,当发现count=0,则会进入下一个XXX_phase。所以你想在某个XXX_phase停留来执行相应功能,需要先调用raise_objection,再调用drop_objection来控制什么时候进入下一个XXX_phase。

楼上正解

2楼正解,这是objection机制,
在某个phase raise_objection就表示投反对票,
只有有人投反对票,这个phase就不会结束。
要等到所有人都不投反对票时,才会进入下一个phase,
个人感觉一般是在virtual sequence中 raise_objection/drop_objection

存在一种场景:有多个raise_objection提起,在一个进程中,如果检测到某个信号,需要强制把所有objectioin都drop掉,来强制进入下一个phase,这个该怎么做呢?

raise<=>drop
or
finish

直接phase.jump(xxx_phase::get())就行,它会自动清除objection

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top