关于vcs仿真systemverilog的问题

testbench是用systemverilog搭建，但是一些厂家提供的model是用verilog写的，里面用到了systemverilog的关键词do作为信号，用vcs仿真报错。请问该怎么解决? verilog文件又加密了，又不能手动改信号名。请问怎么解决呢?

sv里面可以控制，sv关键字bypass的功能，或一些仿真器中也有此功能。自己找一下吧。

学习学习

如果你用VCS的话，可以试试单独编译Verilog文件，不要加-sverilog
然后sv的文件也单独编译，再联合仿真，
自己查查VCS资料吧

关于修改加密文件的信号名，你可以尝试写一个Wrapper将信号名改为自己的名字。编译的话，很多仿真器可以设定，比如宏编译，具体可以查一下软件自带的文档。

已经解决，用verilog95的文件可以把扩展名改为 .vg 等，只要不是.v的，然后vcs再指定这种扩展名用什么语法去编译。还是感谢各位回复

已经解决，用verilog95的文件可以把扩展名改为 .vg 等，只要不是.v的，然后vcs再指定这种扩展名用什么语法去编译。还是感谢各位回复