求助：关于UVM中DUT的hierarchy
时间：10-02
整理：3721RD
点击：
各位：
最近正在学习UVM。突然发现自己对UVM中一些基础的东西还是没大搞清楚，所以来向大家请教一下。我知道UVM中，最顶层是uvm_test_top，那么DUT的hierarchy是什么呢?
最近正在学习UVM。突然发现自己对UVM中一些基础的东西还是没大搞清楚，所以来向大家请教一下。我知道UVM中，最顶层是uvm_test_top，那么DUT的hierarchy是什么呢?
不要用硬件的思路去想软件。
你做验证不用去管DUT的层次结构，只需要知道DUT的端口是怎样的就可以了，如果想更清楚的了解DUT的功能与端口信号的关系，可以去了解DUT的结构。
因为要给register model设置hdl_path，所以首先必须要找到DUT，才能找到DUT下面的register。