微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > 求助:用UVM仿真出现这些message到底哪有问题呀?

求助:用UVM仿真出现这些message到底哪有问题呀?

时间:10-02 整理:3721RD 点击:
各位 :
都快被UVM整疯了。今天使用UVM来仿真,仿真的时候出现如下message,完全不知道原因以及解决办法,有谁见过类似的么?如下:
include_coverage not located
did you mean coverage_enable?
did you mean default_sequence"
include_coverage not located
did you mean coverage_enable?
did you mean default_sequence?
did you mean uvm_reg::*?
我都不知道是哪行代码让编译器给出这些message,苍天呐~

这个明显是自己定义的吧?哈哈,好有意思的message。

明显不是啊,要是自己写的,我能不知道在哪儿么?

Use egrep for both your source code and UVM source code.

Thank You。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top