微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > VMM验证求助

VMM验证求助

时间:10-02 整理:3721RD 点击:
各位大大,小弟最近刚接触VMM验证方法学,从网上下了一个FIFO的例子试着用VCS跑一下,结果总是出现下面的出错信息。
Error-[UM] undefined macro. ../source/fifo_log_fmt.sv.22
undefined macro exists as :'foreach'
"../source/fifo_log_fmt.sv".22:
token is "foreach"
'foreach (lines,1)

出错地方的源代码为:
'foreach(lines,1)
$psdisplay(".....");
不知道是不是在VCS里面设置一下,希望各位解答一下。

加支持system verilog的选项了吗?
把你跑vcs的命令亮出来看看。

加了sverilog参数,命令如下 :
vcs -debug_all -sverilog -f flist +incdir+../source -ntb_opts $VMM_HOME/etc/rvm

是不是因为宏切换行的时候,需要加“\”的原因哦……

VMM调制起来,麻烦啊,有时候会有莫名其妙的错误。LZ耐心查找吧。

报错信息说的是没有定义`foreach这个宏?你可以再看看源代码

小编看下文件中有没有“ .h”后缀的宏定义,时候忘了添加。
提示的错误,好像就是错在宏定义上。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top