微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > 请教一个关于windows下用modelsim仿SystemVerilog的验证环境问题

请教一个关于windows下用modelsim仿SystemVerilog的验证环境问题

时间:10-02 整理:3721RD 点击:
小弟之前一直在linux下进行ASIC验证(采用Synopsys工具),现在由于工作需要,需要再Windows下进行相应验证,
想用modelsim10.1a(现在好像支持SystemVerilog),想将原来在linux的那套东西移植到Windows用现在这个仿真
软件,不知道哪位大哥有这种经验,或是用过Modelsim仿SystemVerilog的验证环境的?

我一直在windows下做仿真,用的是questasim10.0,其实脚本什么的和linux下差不多。

谢谢小编分享!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top