微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > calibre lvs 时空的ip问题?

calibre lvs 时空的ip问题?

时间:10-02 整理:3721RD 点击:
用calibre run lvs时, 调用的subcell 为ip,在layout里只有metal layer。
netlist 里也只有pin name。
lvs时怎么保证pin是接对了?
我现在遇到的问题是:不管pin接对或错,lvs都会通过。因为layout是空的。
相当于pin接到ip时是floating的。
怎么才能让lvs时layout也产生一个空的subcell,如果pin接错(和netlist比)
会报错?
希望高人指点。
谢谢!

float node need't consider it.

个人觉得,没办法保证,只能layout进去,再作最后确认了....
等高手指点...

你使用了layout BOX check,去把LVS执行文件修改下应该就没有错误了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top