微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > VCS 仿真时,指定某个module来自某个文件如何实现?

VCS 仿真时,指定某个module来自某个文件如何实现?

时间:10-02 整理:3721RD 点击:
问题如下:
芯片A中某个部分出现问题,这个部分重新做了综合,希望仿真的时候使用这个重新综合的模块,如何才能实现呢?因为这个模块又有很多的子模块,希望这个模块和它下面的任何层次的模块都使用新的综合后的文件,但是这些模块太多了,无法在原来的文件中一个一个的注释掉,有没有什么好的方法?

你维护一个文件列表做仿真的input吗?就是-f选项。
直接在文件列表里换掉旧的不就完了吗?

不是,我的一个设计中的一个模块设计错误,重写了这个模块在另外一个模块中,希望编译的时候VCS自动将错误的模块替换为最新的模块,问题已经解决了,只要在编译的时候把新设计的文件放在包含错误文件之后编译,VCS会自动将新的模块替换久的模块(模块名、输入输出必须对应就行)

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top