perl调用Modelsim时，仿真中遇到中断如何跳出Modelsim

用perl调用Modelsim，执行一个处理器的运行程序，当处理器进入错误模式，产生break，这时就卡住了，不会执行perl后面的语句。用什么Modelsim命令可以退出Modelsim，试了quit -sim 或-force，都不能跳出。

$finish，可以跳出仿真，我用IUS，遇见错误就跳出EDA，然后perl继续执行

是在Verilog代码中用$finish吗?我的源代码是VHDL，不知道VHDL中对应的退出仿真的系统函数是什么?