在使用Formatily时当载入一个ram文件时出现的问题
时间：10-02
整理：3721RD
点击：
在使用Formatily时，当载入一个双口ram后，在执行set_top之后，当elaborating到这个文件就卡死在这里不动了，不知各位有没有遇到过这种情况?望各位指点。
需要把ram的.db文件读进去
直接把RAM设成blackbox
多谢楼上几位，我是做RTL到综合到FPGA的形式验证，我把memory改的小一点他就过了，memory太大就要很久。
ding........................
没遇到过。
thanks
thx....