微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > vivado仿真时序问题？

vivado仿真时序问题？

时间：10-02 整理：3721RD 点击：

请问谁清楚vivado的后时序仿真的setup警告后的1000000ps是怎么回事?

没做过后时序仿真

上一篇：PIE编码的Verilog代码实现
下一篇：verilog 如何实现获取系统时钟（非仿真）

仿真时序 vivado 相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top