微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > STA中的worst-case Path

STA中的worst-case Path

时间:10-02 整理:3721RD 点击:
大家有没有遇到过STA分析出来的worst-case Path和动态仿真中报时序违例的路径不是同一条?

自己顶一个

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top