微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > worst case slack VS critical path

worst case slack VS critical path

时间:10-02 整理:3721RD 点击:
意义一样么?

一般来说是一样的,如果不是critical path,怎么会出现worst slack呢?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top