微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 谁又VERILOG HDL 的设计系统实例?谢谢

谁又VERILOG HDL 的设计系统实例?谢谢

时间:10-02 整理:3721RD 点击:
谁又VERILOG HDL 的设计系统实例?偶是新手, 帮忙发一下,不胜感激!

到OPENCORES之类的网站上去找,文档、源码、testbench都有

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top