微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教一个电路切换问题

请教一个电路切换问题

时间:10-02 整理:3721RD 点击:
模块输入由CLKA,A1,A2与CLKB,B1,B2互相切换。该怎么实现呢?
前面看到一个切换时钟的电路,能减少毛刺。但是A1跟B1,A2跟B2间该咋办呢?好像会有亚稳态。


妹妹视讯聊天室www.yiyejq.com妹妹视频聊天室
推荐个成人聊天室www.yiyejq.com成人视频交友网站绝对激情刺激!,在线美女成人聊天室,全天24小时美女在线激情脱衣艳舞表演,,让你体验难忘的快感!
http://www.yiyejq.com 成人激情聊天室,美女私聊中绝对开放激情刺激!还不赶快加入!

(注:聊天室中需要点击与美女私聊按钮才可以享受激情视频裸聊服务,期间不会有任何用户与主持能骚扰到你们!保证你们的隐私)完全不用输入手机号码注册!杜绝欺骗!

时钟电路的话,只要时钟跳变的时候没毛刺就行了。

看到的没毛刺那个时钟切换电路好像是有切换延时的。这样其余信号就有可能出亚稳态了呀

感觉除非再加入约束条件,不然很难保证电路不进入亚稳态。

不会吧。那电路难道没办法了?

采用时序电路就没有问题了吧
组合逻辑的话,亚稳态还真不好弄

看过不顶,罪过

eetop
只要clock没有问题就好办啊,
谁规定在切clock的同时还必须传data?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top