微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 如何在cadence提取verilog网表

如何在cadence提取verilog网表

时间:10-02 整理:3721RD 点击:
本人对cadence不太熟悉,特来请教一下!
有没有直接在terminal下敲命令的方法?
谢谢了。

自己顶一下,希望知道的回复我。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top