微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > NC-verilog 仿真出现问题

NC-verilog 仿真出现问题

时间:10-02 整理:3721RD 点击:
我用NClaunch仿真的时候.到最后一步simulate的时候出现错误,design broswer出不来,下面的窗口出现了乱码,究竟是怎么回事啊?

出错信息得给出呀,否则大家怎么出手帮忙

就是,得有出错信息,才好分析啊

重启。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top