微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教一个问题,reset

请教一个问题,reset

时间:10-02 整理:3721RD 点击:
我用xilinx的fpga,用一个io口做电路复位信号,下载代码后,给这个io口发一个reset信号,结果,fpga没有跑了,需要重新在下载代码,下载代码,用的是jtag方式,理论上,我没有断电,应该不用重新下载代码阿,why?

下载到配置芯片复位没关系,下载到FPGA复位就没了

fpga需要配置芯片的,没有配置芯片当然不成了

不知道你所谓的“fpga没有跑了”是什么意思?是一直处于复位状态吗?还是fpga进入了一个不定的状态没有跳出来?比较新系列的fpga都带有复位专用管脚,全局复位信号应该通过复位专用管脚输入至fpga中,另外要注意复位输入信号的稳定性以及电平。正常情况下是不会出现fpga因为复位而需要重新下载的,除非复位导致掉电了?

不懂啊。
谢谢诶。

你的RESET信号是什么时候送进FPGA的?是使用的全局复位吗?会不会是在你下载完代码后再进行复位时,把你刚才下载到FPGA配置点中的配置信息全部清零了阿?这也许就是你需要重新下载的原因吧,你可以尝试下把复位信号的时序调整下,看看是否有效!对于xilinx 的 FPGA而言,在上电的时候其芯片内部是会产生一个上电复位信号的。所以要看你的这个reset是作什么用的,如果你是为了清掉以前的配置数据的话我想是完全不需要的。还有,你看下你的reset管脚使用的是哪个?也有可能是karnizhu说的那种问题。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top