微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教关于软件reset

请教关于软件reset

时间:10-02 整理:3721RD 点击:
请问软件reset应该如何用verilog实现?reset时间一般保持多长,有没有什么依据?
如何避免reset线上的毛刺?

请教关于软件reset
有很多种处理方法,可以做一个寄存器,软件写0的时候reset,写1的时候恢复,这样reset时间是软件可控的。只要采用同步设计,一般就不会有毛刺。

请教关于软件reset
是的,寄存器肯定是要有的,写了这个寄存器之后,一般是马上把软件复位线拉低,但是拉低多长时间才能够把所有的寄存器都复位好呢?

请教关于软件reset
没明白你的设计要求,到底是谁要复位谁?

请教关于软件reset
好象是说软件自己复位自己cpu

请教关于软件reset
软件复位应该是在cpu工作的时候,外围设备自己复位自己,而不影响cpu。就是这样。

请教关于软件reset
是不是说由cpu发起命令开始reset,外设自己取消?这样的外设所需reset时间由外设本身性质决定,很难说要多久,如果是芯片,一般datasheet里面会注明reset要保持多久以上。

请教关于软件reset
一般的设备100多毫秒就够。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top