微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求救,用modelsim后仿真时出现的问题

求救,用modelsim后仿真时出现的问题

时间:10-02 整理:3721RD 点击:
为什么我用modelsim进行后仿真的时候会出现如些的错误呢?SDF文件肯定没有加错,quartus中编译也没有什么问题



** Error: (vsim-SDF-3250) E:/altera/quartus60/exam1/simulation/modelsim/sim_v.sdo(35): Failed to find INSTANCE '/sim_tp/clk_in~I'.
# ** Error: (vsim-SDF-3250) E:/altera/quartus60/exam1/simulation/modelsim/sim_v.sdo(44): Failed to find INSTANCE '/sim_tp/reset~I'.
# ** Error: (vsim-SDF-3250) E:/altera/quartus60/exam1/simulation/modelsim/sim_v.sdo(53): Failed to find INSTANCE '/sim_tp/clk_out~reg0_I/lecomb'.
# ** Error: (vsim-SDF-3250) E:/altera/quartus60/exam1/simulation/modelsim/sim_v.sdo(63): Failed to find INSTANCE '/sim_tp/clk_out~reg0_I/lereg'.
# ** Error: (vsim-SDF-3250) E:/altera/quartus60/exam1/simulation/modelsim/sim_v.sdo(79): Failed to find INSTANCE '/sim_tp/clk_out~I'.

应该是你的操作过程出问题,
看看VO文件如何。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top