微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > XIlinx ISE XST

XIlinx ISE XST

时间:10-02 整理:3721RD 点击:
module auto_lfsr_rtl(Y,clock,reset);
parameter Length=8;
parameter initial_state=8'b1001_0001;
parameter [1ength] tap_coefficient=8'b1100_1111;

output [1:8] Y;
input clock;
input reset;
reg Y;
always@(posedge[/email] clock)
if(reset==0) Y<=8'b1001_0001;
else begin
Y[1]<=Y[8];
Y[2]<=tap_coefficient[7]?Y[1]^Y[8]:Y[1];
Y[3]<=tap_coefficient[6]?Y[2]^Y[8]:Y[2];
Y[4]<=tap_coefficient[5]?Y[3]^Y[8]:Y[3];
Y[5]<=tap_coefficient[4]?Y[4]^Y[8]:Y[4];
Y[6]<=tap_coefficient[3]?Y[5]^Y[8]:Y[5];
Y[7]<=tap_coefficient[2]?Y[6]^Y[8]:Y[6];
Y[8]<=tap_coefficient[1]?Y[7]^Y[8]:Y[7];
end
endmodule

综合错误
上述代码综合时错误,但功能仿真可以。
诸位大师指点?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top