编译和仿真都通过了，烧到片子里却没有一点反映，为什么啊？

管脚定义了?
猜的

用的什么EDA软件?

用的是Quartus II 5.0，片子是CPLD ,EPM7032SLCC44-10的

那么怎么进行门级仿真啊?麻烦指教一下，谢谢了！

能不能先弄一个简单设计，比如简单波形的输出，
先验证一下你的硬件环境是否对。
有的时候一个低级的问题搞死人

可以用spice跑一下

量一下clock有沒被引入

估计是没烧进去吧

做fpga的实现没有必要这样做，altera的Quartus或者xilinx的ISE都会帮你做pre-layout STA，所以只要功能仿真确保正确，接下来综合，然后布局布线的填充率没有超过80%一般来说没有问题，当然前提是你的管教约束和时钟都没有问题

interface definition correct?