微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教链表的硬件实现,多谢! (无内容)

请教链表的硬件实现,多谢! (无内容)

时间:10-02 整理:3721RD 点击:

请教链表的硬件实现,多谢! (无内容)
请说的具体一点

请教链表的硬件实现,多谢! (无内容)
将存储器分割成一些小块,每个块的头部几个字节存放链表指针及相关信息。
另外用一个状态寄存器存储头指针及相关信息。

请教链表的硬件实现,多谢! (无内容)
多谢叹息。我是想在hash表中使用链表处理hash碰撞,你的意思是不是每个小块要存储下一个数据地址指针next_ptr,下一个数据有效标志位next_valid?是否不需要专门的寄存器存储头指针,因为hash区的内容所对应的地址就是头指针了?

请教链表的硬件实现,多谢! (无内容)
这样子太浪费RAM了吧

请教链表的硬件实现,多谢! (无内容)
atuhappy有什么好办法呢?

请教链表的硬件实现,多谢! (无内容)
对,就是这个意思。

请教链表的硬件实现,多谢! (无内容)
在网络处理中,使用链表实现排队处理是最常见的手段。虽然存在开销,但对于N多队列来说,能够有效地利用所有的RAM资源。

请教链表的硬件实现,多谢! (无内容)
以前俺们做的时候是采取动态管理RAM来分配给链表的。静态分配比较浪费。

请教链表的硬件实现,多谢! (无内容)
俺也是这么做的。
当系统中存在1K以上的队列的时候,如果使用静态分配,所需的RAM实在是太大了,而实际上某一个时刻的RAM利用率又很低。而采用链表实现动态分配,虽然实现复杂一点,但ram利用率却大大提高。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top