微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 如何设计非整数倍分频?

如何设计非整数倍分频?

时间:10-02 整理:3721RD 点击:
比如由20M的时钟产生7M的时钟,感觉用计数器好像不行,求教如何才能产生呢?用的是verilog描述
谢谢!

【求助】如何设计非整数倍分频?
你用google或baidu搜一下,这方面的有挺多的,以前看见过...

【求助】如何设计非整数倍分频?
用dcm不行吗?

【求助】如何设计非整数倍分频?
土问一下dcm是什么啊?用dcm怎么解决啊?
谢谢!

【求助】如何设计非整数倍分频?
你可以分析一下,20M变7M,也就是100M变35M,因此采用计数器很容易实现的,比如可以采用这样的语句(我已经实现了)CLK_20div7<='0' when count<"1100100" and count >"1000001" else '1';当然一定要记住在什么时候计数器清零。源程序我就不给了,你肯定很快就搞定的。

【求助】如何设计非整数倍分频?
其实你这个问题可以通过多种方法解决,上面只是其中一个,还可以通过状态机或者移位计数器等方法来做(都已经实现),还有建议你遇到问题一定要采用多种方法实现,比较它们之间仿真后波形时延等,以便于总结,只有这样才能达到一定的境界。

【求助】如何设计非整数倍分频?
谢谢!
我不太理解的是,用CLK_20div7<='0' when count<"1100100" and count >"1000001" else '1'的方法是不是只是实现了一个占空比65:35的时钟,而且只有1M的?

【求助】如何设计非整数倍分频?
蓝月,详细点,不是太明白

【求助】如何设计非整数倍分频?
用计数器实现频率不会达到很高吧,当你把该部分与总体程序合到一起时,可能会出问题

【求助】如何设计非整数倍分频?
你要记住,你所要的分频源是20M,你不可能产生占空比为1:1的时钟,除非是偶数分频,你可以试试三分频的设计。

是的,我错了,我原以为这个问题很简单,经过楼上提醒,这个问题是很难实现,但是如果在一定范围的误差里是可以是现的,比如做三分频,那么有1/21=5%的误差。

【求助】如何设计非整数倍分频?
可以实现,没有问题

【求助】如何设计非整数倍分频?
恩,谢谢各位呢!
不过我这个时钟要求是要比较精确的,不知道各位前辈有没有用锁相环实现的先鉴呢?是否可以用数字的锁相环来实现呢?

【求助】如何设计非整数倍分频?
pll

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top