在利用Xilinx ISE时遇到这种错误

我已经郁闷了很久了,在Xilinx ISE 下利用Modelism进行时序仿真的时候出现这种错误,请各位帮我分析一下,什么原因啊?谢谢
#Region: /my_test/UUT
# ** Error: (vsim-3063) my_test.timesim_tfw(108): Port 'LA' not found in the connected module (31st connection).
#Region: /my_test/UUT
# ** Warning: (vsim-3722) my_test.timesim_tfw(108): [TFMPC] - Missing connection for port '\LA[2]\'.
# ** Warning: (vsim-3722) my_test.timesim_tfw(108): [TFMPC] - Missing connection for port '\LA[3]\'.
# ** Warning: (vsim-3722) my_test.timesim_tfw(108): [TFMPC] - Missing connection for port '\LA[9]\'.
# ** Warning: (vsim-3722) my_test.timesim_tfw(108): [TFMPC] - Missing connection for port '\LA[10]\'.
# ** Warning: (vsim-3722) my_test.timesim_tfw(108): [TFMPC] - Missing connection for port '\LA[8]\'.
# Loading d:\modeltech_5.8c\xilinx_libs\simprims_ver.ffsrce
# Error loading design
解释:
LA[10:2}是我定义的一组地址输入信号

在利用Xilinx ISE时遇到这种错误
有可能是因为有些地址线因为用不到被综合器优化掉了。

在利用Xilinx ISE时遇到这种错误
我定义了LA[10:2],用到的只有LA[10],LA[9],LA[8],LA[3],LA[2];啊,

在利用Xilinx ISE时遇到这种错误
刚接触ISE的我也出现了一些问题，请教各位了：
在ISE内进行映射后、布局布线后仿真时也出现错误，ISE自动调用modelsim，有时modelsim没出现错误，但是显示的信号波形不对，只有在第一个时钟周期有数据，后面的每个信号都没变化，不知道咋回事。可我实现已经事先在modelsim里对xilinx仿真库进行编译了啊，而且编译完也没出现什么警告或者错误信息。但是为什么对于我用的一个简单的例子都无法完成仿真呢?是不是我的做法不对，这个做后仿真的流程是怎样的呢，大侠指教！