微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 各位大哥FIFO请教

各位大哥FIFO请教

时间:10-02 整理:3721RD 点击:
我用的是器件内部的fifo,但是我对它单独仿真时发现如果我设的采样深度是8(就是8个字节)但是它只存7个数,这个还能忍受(但是觉得不太合理),最不能理解的是当读数据时先读出的两个数总是不对的,这是怎么回事呢?

各位大哥FIFO请教
可不可以将源代码贴出来看看。
深度为8,而只能存放7个数的问题,十有八九是判断满标志是产生的。
第二个问题的原因太多了,只有先看看源代码。

各位大哥FIFO请教
好像有的fifo是有这个性质,可能是为了避免读写指针的碰头,其实只要你知道有这个性质就可以避免遇到问题。

各位大哥FIFO请教
FIFO有这种特性,通常是因为为了简化FIFO的读写地址的比较而产生的。实际上如果在地址比较时加入计数方向的判断,就可以消除这种现象。

各位大哥FIFO请教
各位果然是高手,稍后我会把波形图代码什么的发上来,有劳各位了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top