微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教:用ISE生成后仿真网表文件*.v时,如何指定timescale?

请教:用ISE生成后仿真网表文件*.v时,如何指定timescale?

时间:10-02 整理:3721RD 点击:
用ISE生成后仿真网表文件*.v时,默认的timescale为1ns/1ps,这样后仿真会很慢,如何在ISE中指定timescale,比如指定为1ns/100ps?

请教:用ISE生成后仿真网表文件*.v时,如何指定timescale?
这个timescale是自simprims库单元里面带的,ISE好像没有这样的设置,
有个笨办法是你可以将库里面的timescale改掉,
如果你用VCS仿真的话,可以用下面的语句试一试:
vcs -f *.f *.o +csdf_global_timeprec

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top