CC25XXX差分端输入阻抗疑惑

下面的黄色字体提到说“严格参考设计成了最为可行”这句话，但是在应用中，你们提供的参考设计远远满足不了实际的情况，实际作板的时候要考虑的因素更多，板的层数，厚度，天线只可以放在那里等等、、、这些限制了参考设计的参考价值。

其实我想知道的是：我在进行PCB差分走线的时候，必须知道线宽，也就是阻抗；初次设计的时候我应该定为多少？比如CC2541这款，差分阻抗为70+j30Ω，那我差分线阻抗应该设为标准的100Ω，还是75Ω？

4. CC2xxx的输出/输入阻抗值具体是多少？

对于单端输出/输入，我们可以视为 50 Ohm。对于双端差分端口，如 CC253x 和 CC254x, 差分阻抗为非标准值。TI推荐复制参考设计而不是告知具体阻抗值有以下考虑。

首先，CC253x, CC254x 等差分端口芯片的射频输出/输入阻抗不是标准的 50 Ohm 或 100 Ohm。
其次，告知差分阻抗是多少没有可操作性。因为芯片设计时的仿真参数跟实际有差距，参考设计就是TI工程师在仿真参数的基础上经过大量调试和测试确定下来的。
第三，因为板上的寄生射频参数对差分阻抗影响的比较大的，如果按计算阻抗的工具算出的线宽线距去做，效果会差很远。 回头还是得在板上调试阻抗匹配。
最后，实际走线严格来说是需要用分布参数才能严谨描述的。另外如果告知阻抗，由于电路板上走线和器件的寄生参数，依然是不能做到严格控制。

正由于上述原因，严格参考设计成了最为可行，最简单有效的方法。

对阻抗控制方面没有特别的需求，但要求越短越好。这样的话，电长度够短的话，微带线阻抗影响就小了，主要是那些离散器件的影响了。

当然，按照TI设计做可以风险最小。

谢谢！

还有一个问题，希望可以帮助下：对于巴伦部分的调试，用分立元件我懂得该如何进行优化，可是使用集成IC就不懂了，有参考TI的设计，调试多次，但是输出插损始终过大，在0dBm时，2402~2480MHz输出-3~-5dBm，希望可以分享一些调试改善经验，谢谢！

用集成balun真的是调无可调了。

要求就是balun和芯片之间越短越好。

不知你们用的是哪一家的balun?

推荐的LFB182G45BG2D280，打了几次板，都不能优化输出功率，从layout上看，我已经看不出问题了，接地也进行了很好的处理，哎~

截图贴上来帮你看看？

先谢谢哈，这个月我打了12种不同铺铜的板子，总算是有一个凑合能看得过去的结果了，输出功率在1.72-3.7之间，跨度有点大，应该还有改进的空间，可否帮我看下？

先确认外部因素 不知你们用的国产的还是IQ或者安捷伦的仪器 

土豪，12版。 ：-）

输出功率不平坦度太差？

其实楼上说的对，你也要确认到底是哪里出问题了。

可以焊一个开口射频电缆到巴伦的输出端测试一下，别是后级的问题。

看了一下你的图，看不到过孔。。。。不知有没有。在巴伦的地脚边上打打底过孔。

另外，确认巴伦的单端微带线是50ohm阻抗控制。

用安捷伦的，屏蔽箱啥的全上了，cable线也没问题

后端没问题，匹配啥的都很正常；

功率是在巴伦输出测试的，平坦度实在差；过孔打的密密麻麻的了，效果最好的一种；

比较怀疑还是布局的问题，外围的测试设备也用于测试过TI的官方demo，一切都正常；

还得要尝试，用这个巴伦IC虽然节省了器件成本，但开发成本高了不少。

能解释一下“节省了器件成本”吗？:-)

其实，分离器件成本最低呀。

一般我用巴伦的客户：1，对尺寸要求敏感。2，需要有比较强的带外抑制（比如板子里有modem）