CC1125

1，请问CC1125的频率切换时间有多少？

2，CC1125的邻道抑制在64kbps速率时能做到60dBc吗？它的PDF资料里说是只有47dBc，用的是100kbps滤波器

，假若我用72k滤波器，邻道抑制是不是好些？  434MHz时

临道抑制（ACR），跟调制方式，测量的是100khz间隔。20khz的deviation和100Khz的接收滤波带宽。

你用72Khz应该会好一些。减小deviation也有助于提高ACR。另外手册给的是db,不是dbc,如果是dbc那还得在47上加芯片本身的发射那就很大了。

38.4 kbps 2GFSK, 100 kHz channel
separation, 20 kHz deviation, 100 kHz
channel filter

The lock time of the PLL when
changing frequencies is 100us-200us (depending on the loop filter), while the time required to
reprogram the needed registers using a 1 MHz clock is on the order of 50-60us.

1，deviation我理解是频率偏差20kHz，是偏离接收主频吗？不是很明白啥意思，求解惑，谢谢！

2，acs是指接收的邻道抑制，似乎与芯片本身的发射无关。不是很明白你的说法，求解惑，谢谢！

3，1125里面有个FEC纠错，它会使速率增加一倍，造成接收灵敏度下降，但也应该会使接收增益增加吧，其纠错能力和解码增益是多大？谢谢！

1，我看1125的收发切换时间才50uS呀！频率切换时我并不需要频率校准。另外有办法来缩短这个频率切换时间吗？最好到40uS.谢谢！

2，收发切换外部电路怎么设计？是按照参考图上的只改变寄存器设置就行？还是要一个IO口来控制？